隨著汽車(chē)中半導(dǎo)體的平均數(shù)量快速增長(zhǎng)，預(yù)計(jì)汽車(chē)芯片的銷(xiāo)售量將會(huì)持續(xù)上升。汽車(chē)芯片設(shè)計(jì)人員必須利用各種各樣來(lái)自?xún)?nèi)部工程師及外部供應(yīng)商的底層IP（PVT傳感器、PLL、嵌入式存儲(chǔ)器、數(shù)字邏輯模塊以及復(fù)合接口IP）來(lái)滿(mǎn)足與片上系統(tǒng)（SoC）的功能安全性、可靠性和質(zhì)量相關(guān)的標(biāo)準(zhǔn)。認(rèn)證（qualification）時(shí)間表必須使早期芯片能夠降低OEM風(fēng)險(xiǎn)，而對(duì)制造測(cè)試的重視能夠降低生產(chǎn)過(guò)程中“每十億個(gè)部件中缺陷品數(shù)量”（DPPB）。同時(shí)，現(xiàn)場(chǎng)測(cè)試必須完成開(kāi)機(jī)自檢（POST）和修復(fù)，減輕存儲(chǔ)器中的軟錯(cuò)誤，并管理定期測(cè)試。

本文討論了汽車(chē)芯片（例如高級(jí)駕駛輔助系統(tǒng)ADAS芯片）的設(shè)計(jì)人員如何利用新思科技經(jīng)過(guò)驗(yàn)證的內(nèi)置自測(cè)試（BIST）和修復(fù)IP解決方案來(lái)實(shí)現(xiàn)最嚴(yán)格級(jí)別的功能安全性。這套經(jīng)過(guò)預(yù)先驗(yàn)證的功能安全性解決方案可以幫助設(shè)計(jì)人員在整個(gè)汽車(chē)生命周期內(nèi)滿(mǎn)足可靠性及質(zhì)量要求 – 該生命周期涵蓋從設(shè)計(jì)、早期芯片調(diào)試（bring-up）到生產(chǎn)測(cè)試、最終現(xiàn)場(chǎng)測(cè)試等過(guò)程。

在過(guò)去幾年中，一個(gè)很明顯的趨勢(shì)是，汽車(chē)將成為未來(lái)十年半導(dǎo)體市場(chǎng)的主要增長(zhǎng)點(diǎn)。多種因素正在推動(dòng)汽車(chē)中采用更多的半導(dǎo)體和存儲(chǔ)器，這些因素包括法規(guī)、可持續(xù)發(fā)展、安保和安全性、電子移動(dòng)性以及便利性。

隨著汽車(chē)OEM供應(yīng)商不斷要求降低風(fēng)險(xiǎn)并提高產(chǎn)品質(zhì)量，汽車(chē)芯片設(shè)計(jì)人員必須通過(guò)證明ISO 26262合規(guī)性來(lái)解決功能安全性方面的問(wèn)題，同時(shí)還要達(dá)到諸如ASIL D等嚴(yán)格的安全性等級(jí)。這些設(shè)計(jì)在芯片認(rèn)證方面應(yīng)當(dāng)符合或超過(guò)AEC-Q100和/或JEDEC指南。安全至關(guān)重要的汽車(chē)芯片設(shè)計(jì)人員必須向用戶(hù)展示他們對(duì)所使用的設(shè)計(jì)工具和IP具有高度信心。此外，制造這些汽車(chē)芯片的代工廠(chǎng)也需要證明他們具備諸如TS16949等標(biāo)準(zhǔn)所規(guī)定的高級(jí)產(chǎn)品質(zhì)量。

在設(shè)計(jì)汽車(chē)芯片過(guò)程中所面臨的挑戰(zhàn) 

ADAS芯片設(shè)計(jì)人員所面臨的測(cè)試挑戰(zhàn)可以劃分為汽車(chē)芯片生命周期中的各個(gè)不同階段：

在設(shè)計(jì)過(guò)程中

如何實(shí)現(xiàn)高測(cè)試覆蓋率（盡管有更新型的FinFET存儲(chǔ)器故障類(lèi)型），以實(shí)現(xiàn)更低的DPPB（每十億有缺陷的部分）？

如何能夠最大限度地減少芯片功耗、性能和面積方面的“測(cè)試性設(shè)計(jì)”（DFT）開(kāi)銷(xiāo)，以保持競(jìng)爭(zhēng)力？

如何整合和測(cè)試內(nèi)部獲得的以及從第三方外部供應(yīng)商采購(gòu)的各種模擬、數(shù)字以及混合信號(hào)IP模塊？

在早期芯片調(diào)試（bring-up）和生產(chǎn)過(guò)程中

如何有效地調(diào)試和診斷芯片，以便定位存儲(chǔ)器故障類(lèi)型和故障（X，Y）坐標(biāo)？

如何準(zhǔn)確地測(cè)量關(guān)鍵時(shí)鐘頻率并進(jìn)行制程監(jiān)控？

如何在實(shí)驗(yàn)室中盡早測(cè)試芯片，而不是等待可能需要在其他地方進(jìn)行的ATE工作臺(tái)診斷？

在外地現(xiàn)場(chǎng)

如何實(shí)現(xiàn)高效的POST和修復(fù)？

如何處理在先進(jìn)工藝中越來(lái)越多的多比特翻轉(zhuǎn)（multi cell upsets）并保持低故障率？

如何管理定期的系統(tǒng)內(nèi)測(cè)試和任務(wù)模式測(cè)試，以便滿(mǎn)足ISO 26262的要求？

用于汽車(chē)芯片的新思科技功能安全性測(cè)試解決方案 

 圖1：新思科技功能安全性測(cè)試解決方案

如圖1所示，新思科技功能安全性測(cè)試解決方案包括通過(guò)ASIL D級(jí)認(rèn)證的DesignWare® STAR存儲(chǔ)器系統(tǒng)®、STAR ECC編譯器、STAR分級(jí)系統(tǒng)和DFTMAX™ LogicBIST軟件認(rèn)證套件，以及ARC® HS處理器，它們提供了存儲(chǔ)器和邏輯模塊的測(cè)試和修復(fù)功能，并能夠?qū)δM、混合信號(hào)IP進(jìn)行自動(dòng)測(cè)試集成和驗(yàn)證。該解決方案利用了業(yè)界標(biāo)準(zhǔn)的、基于IEEE1500、1687的基礎(chǔ)架構(gòu)，同時(shí)能夠支持星狀和環(huán)狀兩種配置方式，可用于在芯片測(cè)試時(shí)間、版圖（floor）規(guī)劃挑戰(zhàn)和其他系統(tǒng)限制條件之間取得平衡。

管理存儲(chǔ)器BIST以及修復(fù)FinFET特定缺陷 

DesignWare STAR存儲(chǔ)器系統(tǒng)采用針對(duì)FinFET特定晶體管缺陷進(jìn)行優(yōu)化的算法來(lái)提供存儲(chǔ)器BIST（內(nèi)建自測(cè)試）和修復(fù)功能。STAR存儲(chǔ)器系統(tǒng)可以為片上存儲(chǔ)器創(chuàng)建共享的或?qū)Ｓ玫腤rapper(封裝器)，這將能夠封裝所需要的比較器邏輯和重配置信息，以便執(zhí)行基于行、基于列或行以及基于列的存儲(chǔ)器修復(fù)。任何數(shù)量的存儲(chǔ)器和wrapper(封裝器)組合都可以在STAR存儲(chǔ)器處理器下實(shí)例化, 這些STAR存儲(chǔ)器處理器負(fù)責(zé)調(diào)度和執(zhí)行可編程算法。為了能夠在分層設(shè)計(jì)中重用IP塊，處理器隨后可以連接到STAR存儲(chǔ)器系統(tǒng)、STAR分層系統(tǒng)sub-server(子服務(wù)器)。然后，每個(gè)子服務(wù)器可以連接到單個(gè)環(huán)上的頂層服務(wù)器。頂層服務(wù)器的功能有兩個(gè)方面：一是通過(guò)基于JTAG/TAP的接口連接到外部世界，二是通過(guò)與OTP/foundry e-fuse（代工電子熔斷器）（圖1中未顯示）之間的接口讀取、存儲(chǔ)修復(fù)信息。這種架構(gòu)使用戶(hù)能夠同時(shí)高效地測(cè)試多個(gè)IP核的環(huán)（以減少總體測(cè)試時(shí)間），同時(shí)又能夠在同一個(gè)環(huán)上對(duì)某些IP進(jìn)行順序測(cè)試（例如，用于減輕系統(tǒng)級(jí)EM、IR問(wèn)題）。

對(duì)于傳統(tǒng)的ATE矢量生成和后期硅調(diào)試、診斷，Yield Accelerator（良率加速器，它是STAR存儲(chǔ)器系統(tǒng)解決方案的一部分）利用SMS生成的設(shè)計(jì)數(shù)據(jù)庫(kù)以WIGL、STIL或其他常用格式生成所需要的模式（patterns）。對(duì)于打算把ARC HS處理器用作功能安全性管理器的用戶(hù)而言，Yield Accelerator能夠針對(duì)他們生成固件。Silicon Browser實(shí)用工具（硅瀏覽器，它是STAR存儲(chǔ)器系統(tǒng)解決方案的一部分）能夠在采用方便“USB轉(zhuǎn)JTAG”電纜的低成本PC、筆記本電腦上進(jìn)行早期芯片調(diào)試。

提高系統(tǒng)內(nèi)運(yùn)行期間的可靠性 

STAR糾錯(cuò)碼（ECC）編譯器電路能夠檢測(cè)并糾正嵌入式存儲(chǔ)器中的單比特和多比特翻轉(zhuǎn)（upset），以提高系統(tǒng)內(nèi)運(yùn)行期間的可靠性（參見(jiàn)圖1中的STAR ECC封裝器）。STAR ECC獨(dú)立于存儲(chǔ)器供應(yīng)商，并為編碼、解碼工作提供了用戶(hù)可選的算法，例如Hamming或Hsiao，以便在面積與性能之間進(jìn)行權(quán)衡。最重要的是，STAR ECC能夠幫助設(shè)計(jì)人員滿(mǎn)足ISO 26262的要求，例如：

• 在開(kāi)機(jī)自檢（POST）或任務(wù)模式期間報(bào)告檢測(cè)到的錯(cuò)誤的快速響應(yīng)時(shí)間（系統(tǒng)內(nèi)操作模式）
• 硬件錯(cuò)誤注入（不會(huì)破壞實(shí)際數(shù)據(jù)），以確定系統(tǒng)在異常操作期間的行為
• 檢查存儲(chǔ)器的地址（和數(shù)據(jù)）位，以檢測(cè)任何地址解碼器故障
• LogicBIST熟悉的流程 

DFTMAX LogicBIST軟件認(rèn)證套件為數(shù)字電路的快速系統(tǒng)內(nèi)自檢提供了一套綜合的解決方案。由于它內(nèi)置于Design Compiler（設(shè)計(jì)編譯器）中，因此它可以?xún)?yōu)化時(shí)序、功耗和面積，并減少測(cè)試及功能邏輯兩個(gè)方面的布線(xiàn)擁塞。

新思科技邏輯BIST（內(nèi)建自測(cè)試）流程與其他DFTMAX流程相似。從RTL或網(wǎng)表開(kāi)始，它合成邏輯BIST并創(chuàng)建測(cè)試激勵(lì)文件。有一個(gè)中間步驟，它在確定了最終測(cè)試pattern數(shù)和覆蓋率之后，把來(lái)自TetraMAX ATPG的數(shù)據(jù)編程到設(shè)計(jì)中。自檢本身基于在芯片上產(chǎn)生偽隨機(jī)模式，這與TetraMAX ATPG為制造測(cè)試所產(chǎn)生的模式不同。DFTMAX LogicBIST、DFTMAX Ultra壓縮以及TetraMAX ATPG之間的鏈接能夠加速諸如計(jì)算種子和簽名之類(lèi)的任務(wù)，也能夠加速分析和插入測(cè)試點(diǎn)。對(duì)于制造測(cè)試而言，邏輯BIST寄存器與功能邏輯一起被插入到掃描鏈中。進(jìn)行生產(chǎn)測(cè)試時(shí)，可以設(shè)置掃描模式或壓縮模式。

混合信號(hào)IP的分層測(cè)試 

DesignWare STAR分層系統(tǒng)利用針對(duì)混合信號(hào)IP模塊（例如，PVT傳感器、PLL、DDR/LPDDR、USB、MIPI PHY）的分層結(jié)構(gòu)來(lái)確保實(shí)現(xiàn)高覆蓋率，同時(shí)還實(shí)現(xiàn)了IP生產(chǎn)、制造模式（pattern）的重用。 STAR分層系統(tǒng)能夠使用其原生格式讀取IP描述，或者將其從IEEE1687規(guī)定的格式ICL和PDL中轉(zhuǎn)換出來(lái)。對(duì)于在STAR 分層系統(tǒng)中建模完畢的新思科技DesignWare IP而言，其生產(chǎn)就緒pattern能夠讓DFT工程師非常方便地進(jìn)行使用，因?yàn)殡S著PHY IP在7nm及更小制程中所需要的測(cè)試模式（例如，BERT、初始化、環(huán)回）數(shù)量不斷增加，這些制造和表征模式的數(shù)量可能會(huì)超過(guò)100個(gè)。如果能夠動(dòng)態(tài)地改變IP測(cè)試調(diào)度，甚至在芯片完成之后通過(guò)JTAG端口進(jìn)行，就可以為生產(chǎn)工程師提供更大的靈活性，這些工程師往往為優(yōu)化測(cè)試時(shí)間感到擔(dān)憂(yōu)。STAR分層系統(tǒng)除了支持新思科技DesignWare IP之外，還支持由內(nèi)部開(kāi)發(fā)的或第三方開(kāi)發(fā)的混合信號(hào)IP。 

STAR分層系統(tǒng)的一個(gè)關(guān)鍵功能是其測(cè)量單元，該單元能夠檢測(cè)制程變化和設(shè)備老化（軟監(jiān)控）。如果采用芯片外測(cè)量方式，往往容易出現(xiàn)抖動(dòng)，特別是對(duì)于高頻信號(hào)更是如此。而本測(cè)量單元與之不同，它采用內(nèi)嵌方式，已經(jīng)被證明在幾乎每個(gè)新思科技基礎(chǔ)IP測(cè)試芯片上都能夠在高達(dá)3.2GHz的頻率條件下產(chǎn)生很高的精度。芯片設(shè)計(jì)人員和代工廠(chǎng)可以利用它在芯片上測(cè)量參數(shù)。在該測(cè)量單元中部署的新思科技獲得專(zhuān)利的脈沖延遲測(cè)量方法為高速時(shí)鐘提供了PLL表征功能以及內(nèi)建自測(cè)（BIST）功能，除了已有的低頻測(cè)試時(shí)鐘之外，不再需要任何額外的分?jǐn)?shù)（fractional）PLL或高速PLL。圖2示出了該測(cè)量單元所支持的不同模式。

圖2：測(cè)量單元模式規(guī)格

使用現(xiàn)有的片上STAR測(cè)量系統(tǒng)、STAR分層系統(tǒng)基礎(chǔ)架構(gòu)，可以使用方便的“USB轉(zhuǎn)JTAG”電纜在PC機(jī)或筆記本電腦上通過(guò)硅瀏覽器（Silicon Browser）功能采集各個(gè)測(cè)量結(jié)果。能夠嵌入到芯片中的該測(cè)量單元的數(shù)量沒(méi)有限制，因?yàn)殚T(mén)數(shù)只有幾百個(gè)。

片上安全管理器 

搭載安全增強(qiáng)包（SEP）的高度可配置DesignWare ARC處理器集成了多項(xiàng)硬件安全功能，例如ECC和奇偶校驗(yàn)支持、用戶(hù)可編程看門(mén)狗定時(shí)器、鎖步接口、鎖步監(jiān)控系統(tǒng)以及可選的存儲(chǔ)器保護(hù)單元等。ARC HS處理器通過(guò)充當(dāng)片上安全管理器來(lái)選擇和激活系統(tǒng)內(nèi)測(cè)試。ARC HS處理器與STAR存儲(chǔ)系統(tǒng)、STAR分層系統(tǒng)之間的接口已經(jīng)進(jìn)行了調(diào)整和驗(yàn)證，能夠在芯片中的多個(gè)IP模塊之間啟動(dòng)和調(diào)度BIST活動(dòng)，并且可以由系統(tǒng)軟件完全控制。

新思科技功能安全性解決方案 

通過(guò)提供預(yù)先驗(yàn)證的功能安全性測(cè)試解決方案，新思科技得以幫助設(shè)計(jì)人員實(shí)現(xiàn)更高的測(cè)試覆蓋率、獲得更低的DPPB，并使其汽車(chē)設(shè)計(jì)達(dá)到所需要的汽車(chē)安全完整性等級(jí)（ASIL）。該解決方案能夠?qū)ζ?chē)芯片提供全生命周期控制，這涵蓋設(shè)計(jì)、早期芯片調(diào)試（bring-up）、生產(chǎn)測(cè)試、現(xiàn)場(chǎng)部署等，并能夠重用基于IEEE1500的片上基礎(chǔ)架構(gòu)統(tǒng)一了芯片上所有關(guān)鍵IP塊的可觀察性和/或測(cè)試及修復(fù) – 涵蓋嵌入式存儲(chǔ)器（SRAM、寄存器文件、CAM、多端口）、數(shù)字邏輯塊、內(nèi)核以及模擬和混合信號(hào)IP模塊，從而提供很高的缺陷覆蓋率。

包含一套片上安全性管理器（ARC HS處理器），用于管理靈活的周期性及任務(wù)模式測(cè)試。該安全管理器能夠：

• 在生產(chǎn)測(cè)試中或系統(tǒng)中，利用STAR存儲(chǔ)器系統(tǒng)、STAR分層系統(tǒng)服務(wù)器中的專(zhuān)用引腳接口激活POST（開(kāi)機(jī)自檢），以便啟動(dòng)邏輯BIST、存儲(chǔ)器BIST以及任何處理器診斷功能。
• 在任務(wù)模式下控制哪些存儲(chǔ)器環(huán)將被測(cè)試，而繞過(guò)那些不需要的測(cè)試的部分。此外，只有那些在任務(wù)模式期間運(yùn)行的測(cè)試算法（通常具有降低的復(fù)雜度）能夠根據(jù)可用的時(shí)間量來(lái)具體地選擇。
• 在預(yù)先指定的存儲(chǔ)器測(cè)試間隔到期之后（例如，100ms或5000個(gè)時(shí)鐘周期），或者在任務(wù)模式期間收到一個(gè)中斷時(shí)，自動(dòng)將控制權(quán)傳回系統(tǒng)。
• 配置為跟蹤測(cè)試過(guò)的、未測(cè)試過(guò)的存儲(chǔ)器段，以便進(jìn)行延期的連續(xù)測(cè)試。
• 如果存儲(chǔ)器或內(nèi)核可用于測(cè)試或者尚未準(zhǔn)備好進(jìn)行任務(wù)模式操作，則向主機(jī)系統(tǒng)發(fā)出警報(bào)。 

• 借助于對(duì)廣泛使用的APB接口的全面支持，設(shè)計(jì)人員不再需要協(xié)議轉(zhuǎn)換單元，而是能夠快速利用所提供的高級(jí)固件和診斷軟件測(cè)試示例來(lái)開(kāi)發(fā)用于特定系統(tǒng)的測(cè)試場(chǎng)景。

結(jié)論 

汽車(chē)芯片市場(chǎng)正在成為半導(dǎo)體的主要增長(zhǎng)動(dòng)力。面向ADAS等應(yīng)用的芯片設(shè)計(jì)人員將面臨各種挑戰(zhàn)，他們需要滿(mǎn)足各種汽車(chē)標(biāo)準(zhǔn)所規(guī)定的功能安全性、可靠性和質(zhì)量要求，而且還需要滿(mǎn)足其OEM合作伙伴提出的快速上市的期望。

新思科技提供經(jīng)過(guò)預(yù)先驗(yàn)證的STAR存儲(chǔ)器系統(tǒng)、STAR分層系統(tǒng)、STAR ECC編譯器、LogicBIST和ARC處理器共同構(gòu)成了一套低風(fēng)險(xiǎn)的解決方案，能夠滿(mǎn)足芯片中所有模擬的、數(shù)字的和混合的信號(hào)IP模塊的可測(cè)試性需求，涵蓋汽車(chē)生命周期中的設(shè)計(jì)、早期芯片調(diào)試（bring-up）、生產(chǎn)以及系統(tǒng)內(nèi)等各個(gè)階段。新思科技全面的功能安全性測(cè)試解決方案為設(shè)計(jì)人員提供了一套快速、高效方法來(lái)集成高覆蓋率測(cè)試功能，這可以讓設(shè)計(jì)人員滿(mǎn)足最嚴(yán)格的ISO 26262要求并加速其汽車(chē)芯片的開(kāi)發(fā)工作。